Energieeffizientes Leistungsmanagement für drahtlose Anwendungen
Acronym: PowerDCDC
Start: 07.2008
Ende: 06.2011
Kurzbeschreibung
Die Anforderungen an drahtlose, mobile Endgeräte bezüglich Größe, Robustheit, Leistungsfähigkeit und Energieverbrauch steigen in vielen Anwendungsgebieten stark an. Die fortschreitende Miniaturisierung und der Einsatz digitaler Methoden hilft die benötigte Chipfläche zu minimieren. Dabei treten jedoch eine Vielzahl an neuen Problemstellungen auf. Bei Integration der Stromversorgung, welche in vielen Fällen einen DC/DC-Konverter beinhaltet, muss beispielsweise besondere Rücksicht auf störungsempfindliche Systemkomponenten wie beispielsweise den Baugruppen zum Senden und Empfangen von Funksignalen genommen werden.
Neue Herausforderungen
Weiters geht der Trend dahin, dass gerade nicht benötigte Baugruppen nach Möglichkeit abgeschaltet werden, um so den Stromverbrauch zu minimieren.
Dies erzeugt ständige Lastwechsel an der Versorgung, wobei diese in der Lage
sein muss, den geänderten Anforderungen möglichst schnell folgen zu können. Schließlich muss gewährleistet werden, dass die Spannungsversorgung nach Einschalten so schnell wie möglich ein stabiles Potential erreicht, um auch empfindliche Baugruppen aktivieren zu können ohne diese in ihrer Funktion zu beeinträchtigen. Diese Problemstellungen sind speziell für drahtlose mobile Geräte kritisch, da diese in sehr vielen Anwendungen batteriebetrieben sind und dadurch der Stromverbrauch einen kritischen Designparameter darstellt.
Das Ziel des Projektes ist es Konzepte zu entwickeln, die es zum Einen ermöglichen die Regelungsverfahren für DC/DC-Konverter robuster und flexibler zu gestalten und zum Anderen den Wirkungsgrad über einen großen Lastbereich zu optimieren. Um dies zu erreichen sind adaptive, unter Umständen auch nichtlineare Regelungskonzepte nötig. Dabei muss berücksichtigt werden, dass mögliche Störeinflüsse im hochfrequenten Bereich so gering wie möglich gehalten werden. Eine robuste und energieeffiziente Stromversorgung ist besonders für autonome, drahtlose Systeme von Bedeutung. Die untersuchten Regelkonzepte sollen in Folge simuliert und implementiert werden. Dazu bietet der Industriepartner die Möglichkeit, einen Testchip in 65 nm CMOS Technologie zu fertigen.
Project Leader:
Project Staff:
DI (FH) Robert Priewasser
Mag. Matteo Agostinelli
Project Partners:
Alpen-Adria Universität Klagenfurt
Copyright 2012 Lakeside Labs